PhD - Intégration de supraconducteurs pour la gestion thermique de l'informatique quantique et des plates-formes spatiales multi-puces

PhD - Intégration de supraconducteurs pour la gestion thermique de l'informatique quantique et des plates-formes spatiales multi-puces

France 31 oct. 2021
CEA Tech

CEA Tech

Université étatique (France), Parcourir ses opportunités similaires

DÉTAILS OPPORTUNITÉ

Université étatique
Région
Pays hôte
Date limite
31 oct. 2021
Niveau d'études
Type d'opportunité
Spécialités
Financement d'opportunité
Financement complet
Pays éligibles
Cette opportunité est destiné à tous les pays
Région éligible
Toutes les régions

SL-DRT-21-0411

DOMAINE DE RECHERCHE

Nouveaux paradigmes, circuits et technologies informatiques, incl. quantum

ABSTRAIT

Dans le cadre du projet Quantum Silicon Grenoble, les équipes du CEA-LETI, du CEA-IRIG et de l'Institut Néel ont pour objectif de construire un accélérateur quantique avec des bits quantiques de spin silicium (qubits). Compatible avec la production à grande échelle, les processus d'intégration existants sur Si sont un réel avantage pour l'évolutivité de ces qubits. Les conditions de fonctionnement extrêmes en qubit (températures cryogéniques = 1K, fréquences élevées de l'ordre de quelques GHz, densité de signal élevée) nécessitent le développement de briques technologiques adaptées. Pour interconnecter les qubits et les circuits contrôlés, l'intégration des métaux supraconducteurs est prometteuse. En effet, leur résistance de fuite aux basses températures et la faible conductivité thermique des supraconducteurs permettent également de protéger les qubits de la chaleur générée par les circuits électroniques de commande intégrés à proximité. A noter que ces développements bénéficieront également aux applications spatiales partageant des contraintes d'exploitation similaires. La thèse portera sur: 1) L'étude des propriétés supraconductrices de Nb, NbN, TiN, Al et de toute combinaison de ces matériaux lors des processus d'intégration pour les optimiser pour un seul niveau de routage et de plots multicouches. Établir la configuration, le protocole et la conception d'échantillons de mesure de la conductivité thermique compatibles basse température 2) Transférer les connaissances acquises en termes d'intégration et de conductivités thermiques pour développer la prochaine génération de plate-forme multi-puces hébergeant des qubits et des circuits électroniques de contrôle. Le doctorant fera partie du laboratoire d'intégration et de packaging 3D du CEA-LETI (Grenoble) et interagira très étroitement avec le laboratoire d'imagerie spectrale pour les sciences spatiales du CEA-IRFU (Saclay) pour les mesures de conductivité thermique.

EMPLACEMENT

Département Composants Silicium (LETI)

Laboratoire Packaging et 3D

Grenoble

CONTACT

CHARBONNIER Jean

CEA

DRT / DCOS / SCMS / LP3D

CEA LETI MinatecLTPI17, rue des martyrs38054 Grenoble Cedex 9

Numéro de téléphone: 0438785956

Courriel: jean.charbonnier@cea.fr

UNIVERSITÉ / ÉCOLE SUPÉRIEURE

Paris Sciences et Lettres

Astronomie et Astrophysique d'Île de France

EN SAVOIR PLUS

https://www.leti-cea.fr/cea-tech/leti/Pages/Accueil.aspx

https://www.quantumsilicon-grenoble.eu/

DATE DE DÉBUT

Date de début le 01-09-2021

SUPERVISEUR DE THESE

SAUVAGEOT Jean-Luc

CEA

DRF / IRFU / DAP / LSIS

CEA-SaclayDRF-IRFU-DAP91191 Gif-sur-Yvette CEDEX

Numéro de téléphone: 0169088052

Courriel: jean-luc.sauvageot@cea.fr

Autres organisations


Choisissez votre destination d'études


Choisissez le pays que vous souhaitez le visiter pour étudier gratuitement, travailler ou faire du bénévolat

Vous trouverez aussi