PhD - Circuits intégrés pour améliorer les performances des mémoires résistives

PhD - Circuits intégrés pour améliorer les performances des mémoires résistives

France 31 oct. 2021
CEA Tech

CEA Tech

Université étatique (France), Parcourir ses opportunités similaires

DÉTAILS OPPORTUNITÉ

Université étatique
Région
Pays hôte
Date limite
31 oct. 2021
Niveau d'études
Type d'opportunité
Spécialités
Financement d'opportunité
Financement complet
Pays éligibles
Cette opportunité est destiné à tous les pays
Région éligible
Toutes les régions

SL-DRT-21-0859

DOMAINE DE RECHERCHE

Nouveaux paradigmes, circuits et technologies informatiques, incl. quantum

ABSTRAIT

L'objectif de la thèse est d'explorer des techniques de circuits de réglage fins et dynamiques, intégrées à proximité de cellules de mémoire, pour améliorer les performances de la RRAM.

LIEU

Département Composants Silicium (LETI)

Laboratoire de Composants Mémoires

Grenoble

PERSONNE DE CONTACT

MOLAS Gabriel

CEA

DRT / DCOS // LCM

CEA / GRENOBLE 17 rue des Martyrs 38054 Grenoble CEDEX 9

Numéro de téléphone: 04 38 78 92 56

Courriel: gabriel.molas@cea.fr

UNIVERSITÉ / ÉCOLE SUPÉRIEURE

Université Grenoble Alpes

Ecole Doctorale de Physique de Grenoble

DATE DE DÉBUT

Date de début le 01-09-2021

SUPERVISEUR DE THÈSE

PILLONNET Gael

CEA

DRT / DACLE // LGECA

Campus Minatec, 38054 Grenoble cedex 9, France

Numéro de téléphone: 0438780215

Courriel: gael.pillonnet@cea.fr

Autres organisations


Choisissez votre destination d'études


Choisissez le pays que vous souhaitez le visiter pour étudier gratuitement, travailler ou faire du bénévolat

Vous trouverez aussi